在嘉立创EDA（尤其是专业版）中，完全支持你提到的“层次化原理图”和“阵列放置”功能。针对你这 1024 个 RGB LED 的庞大工程，手动连线显然是不现实的。
要高效完成这个电路，核心思路是：“封装子图 + 总线（Bus）+ 阵列粘贴”。
__

1. 核心功能支持情况
   • 层次化原理图：专业版支持“复用图块（Block）”。你可以定义一个 LED 单元，然后在主图里多次调用。
   • 阵列放置：支持快捷键 Ctrl + D 或右键菜单中的“阵列粘贴”，可以自动处理编号递增。
   __
2. 推荐的快速画法：分级复用法
   面对 $32 \times 32$ 的阵列，我建议你分两个层级来处理：
   第一步：创建“行”子图 (Row Block)
   不要直接在主图画 1024 个，先画“一行”（32个 LED）。
3. 新建一个原理图页，只画这 32个 LED。
4. 电源引脚：将这一行所有 LED 的阳极连在一起，引出一个端口（Port）命名为 VCC。
5. 颜色引脚：使用 总线 (Bus)。
   o 将第一个 LED 的 R/G/B 分别连接到网络标签 COL_R_1, COL_G_1, COL_B_1。
   o 依此类推，直到第 32 个。
   o 将这 96 条线汇总到一根总线上，端口命名为 COL[1..32]。
   第二步：在主图中阵列调用
6. 在主原理图中，右键选择“添加复用图块”，选中你刚才画的那“一行”。
7. 使用 阵列粘贴 (Array Placement) 功能，纵向生成 32 个该图块。
8. 关键：网络编号处理
   o 行选信号：将每个图块的 VCC 端口分别连接到主图的网络 VDD_ROW1 到 VDD_ROW32。
   o 列信号（通道）：这是最省事的地方。由于所有行的列信号是垂直复用的（即第一行和第二行的第一颗灯共用 COL_R_1），你只需要把这 32 个图块的 COL[1..32] 总线端口直接全部并联在一起即可。
   __
9. 进阶技巧：使用脚本或网络命名规则
   如果你觉得连 32 个图块也慢，嘉立创EDA专业版提供了强大的网络标签自增功能：
10. 放置第一个网络标签 VDD_ROW1。
11. 按住 Ctrl 键拖动或使用阵列粘贴，软件会自动将其序列化为 VDD_ROW2, VDD_ROW3...
12. 对于 1024 个 LED 的 PCB 布局，务必在原理图完成后，使用 “布局传递” 功能。在 PCB 界面，你可以先手动摆放好第一行的 32 个灯，然后利用“复用布局”功能，一键完成剩下 31 行的摆放，这能节省 90% 的时间。

嘉立创EDA 专业版（需注意是专业版，标准版已停更）均支持。针对1024个LED的RGB驱动电路，最理想的方案是结合层次图与复用模块的批量放置功能，这比手动阵列绘制高效得多。

以下是具体的功能对应关系和操作方案：

第一步：创建一个复用模块
新建一个“复用模块”，在里面只画1个完整的LED驱动电路（例如：1个LED + 1个限流电阻 + 1个驱动三极管/MOS管）。将需要连接的总线（如R/G/B通道和GND）用端口引出。

第二步：在顶层使用“批量复用”
回到顶层原理图，放置这个模块。在右侧属性栏找到批量复用功能：

输入范围：如果你想做成32x32的阵列，可以输入 1-32，然后放置一次。

生成结果：它会自动生成32个独立的模块图页，省去了画32份电路的时间。

第三步：完成阵列布局

原理图连接：利用总线功能，将32个模块的R、G、B端口一次性连接到对应的控制总线上。

PCB布局：框选PCB中生成的32个模块，使用布局 -> 分布 -> 阵列分布功能，设置行列间距，让软件帮你把这32块电路整齐排好。

操作建议：
如果1024个LED由多个相同的子板（如32块32路板）构成，可以只做1个子板的复用模块。如果是一整块大板，就先做好一个方向的批量复用，再用同样的方法做另一个方向。

3. 重要提醒：区分“阵列”功能的应用场景
   这两个功能容易混淆，但使用阶段不同：

阵列副本/分布：更适合PCB布局阶段，当你已经画好了元器件，需要把它们在板子上摆整齐时使用。

批量复用：更适合原理图绘制阶段，当你需要画出许多份相同的电路时使用

接收器使用VISHAY-BPW34,硬件使用OSCA02X
硬件连接：
A通道 钩针钩正极，GND接接收管的地（接受面上有个点的为正）

大概这个样子

软件配置

开启channel A，关闭channel B
Channel A - 使能AC
时间设置为25us
电压调整为50mv
1X 1倍，钩针打到1X

触发配置
上升沿触发
单次触发，60mv触发

实际抓取效果
56kHZ

38kHZ

嘉立创 EDA 中创建器件的逻辑顺序为： 元器件 = 符号 + 封装 + 3D模型。
其中的 符号 又称为 原理图封装，是用在原理图中的，但是为了避免混淆，我们还是简称它为 符号。
它表示了电子元器件的引脚分布关系或原理性示意图，但不具有物理结构和尺寸特征。
尽管它们的形状可能与实际元件不完全相似，但通常能够反映元件的特点，且引脚的数目与实际元件保持一致。

网络命名规则
差分对网络名需符合以下格式：
正极：XXX_P 或 XXX+
负极：XXX_N 或 XXX-
命名前缀需一致（如 MIPI-D0P 和 MIPI-D0N），系统会自动识别为差分对 。 ‌

差分对管理
进入差分对管理器：
菜单路径：顶部菜单 - 设计 - 差分对管理器 。 ‌‌

创建差分对：
右键差分对类别，选择“新建差分对”，输入正负网络名 。 ‌‌

验证差分对：
在左侧网络标签页可查看差分对列表及导线总长度 。 ‌‌

布线设置
差分对布线入口：顶部菜单 - 布线 - 差分对布线 。 ‌
布线规则：需在设计规则中为差分对指定线宽、间距等参数 。 ‌

注意事项
自动识别：若网络名格式正确，系统会自动创建差分对，无需手动干预 。 ‌‌
布线优先级：差分线需保持等长、等间距，布线时优先通过过孔换层 。